封面
版权信息
前言
第1章 EDA技术概述
1.1 EDA技术
1.2 EDA技术应用对象
1.3 硬件描述语言Verilog HDL
1.4 EDA技术的优势
1.5 面向FPGA的EDA开发流程
1.6 可编程逻辑器件
1.7 CPLD的结构与可编程原理
1.8 FPGA的结构与工作原理
1.9 硬件测试技术
1.10 FPGA/CPLD产品概述
1.11 编程与配置
1.12 Quartus Ⅱ
1.13 EDA的发展趋势
思考题
第2章 组合电路Verilog设计
2.1 半加器电路的Verilog描述
2.2 多路选择器不同形式的Verilog描述
2.3 Verilog加法器设计
2.4 组合逻辑乘法器设计
习题
第3章 Quartus Ⅱ应用向导
- APP免费
3.1 Quartus Ⅱ应用一般流程
- APP免费
3.2 硬件功能验证及FPGA开发
- APP免费
3.3 电路原理图设计流程
- APP免费
3.4 利用属性表述实现引脚锁定
- APP免费
3.5 keep属性应用
- APP免费
3.6 SignalProbe使用方法
- APP免费
3.7 宏模块逻辑功能查询
- APP免费
习题
- APP免费
EDA实验
- APP免费
第4章 时序电路Verilog设计
- APP免费
4.1 基本时序元件的Verilog表述
- APP免费
4.2 二进制计数器及其Verilog表述
- APP免费
4.3 移位寄存器的Verilog表述与设计
- APP免费
4.4 时序电路硬件设计与仿真示例
- APP免费
4.5 SignalTap Ⅱ的使用方法
- APP免费
习题
- APP免费
EDA实验
- APP免费
第5章 逻辑宏功能模块的应用
- APP免费
5.1 计数器宏模块调用
- APP免费
5.2 利用属性设置控制乘法器的构建
- APP免费
5.3 RAM宏模块的使用方法
- APP免费
5.4 LPM存储器在系统读写方法
- APP免费
5.5 嵌入式锁相环使用方法
- APP免费
5.6 信号在系统测试与控制编辑器用法
- APP免费
习题
- APP免费
EDA实验与创新实践
- APP免费
第6章 EDA技术深入
- APP免费
6.1 过程中的两类赋值语句
- APP免费
6.2 过程语句使用深入探讨
- APP免费
6.3 更完整地认识if语句
- APP免费
6.4 三态与双向端口设计
- APP免费
6.5 系统设计优化
- APP免费
习题
- APP免费
EDA实验与创新实践
- APP免费
第7章 有限状态机设计技术
- APP免费
7.1 状态机的一般形式
- APP免费
7.2 Moore型有限状态机
- APP免费
7.3 Mealy型状态机设计
- APP免费
7.4 不同编码类型状态机
- APP免费
7.5 安全状态机设计
- APP免费
习题
- APP免费
EDA实验与创新实践
- APP免费
第8章 16位实用CPU创新设计
- APP免费
8.1 KX9016的结构与特色
- APP免费
8.2 KX9016基本硬件系统设计
- APP免费
8.3 KX9016v1指令系统设计
- APP免费
8.4 KX9016的时序仿真与硬件测试
- APP免费
8.5 KX9016应用程序设计实例和系统优化
- APP免费
习题
- APP免费
EDA实验与创新实践
- APP免费
第9章 Verilog语句语法规则补充
- APP免费
9.1 Verilog文字规则
- APP免费
9.2 数据类型
- APP免费
9.3 操作符
- APP免费
9.4 常用语句补充
- APP免费
9.5 用库元件实现结构描述
- APP免费
习题
- APP免费
EDA实验与创新实践
- APP免费
附录A EDA开发系统及相关软件
- APP免费
参考文献
更新时间:2019-01-01 06:38:52